# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

60-160170

(43) Date of publication of application: 21.08.1985

(51)Int.CI.

H01L 29/78 H01L 27/12

(21)Application number : 59-015426

(71)Applicant: SEIKO INSTR & ELECTRONICS LTD

(22)Date of filing:

31.01.1984


(72)Inventor: YAMAZAKI TSUNEO

#### (54) THIN FILM TRANSISTOR

#### (57)Abstract:

PURPOSE: To enable formation of a thin film transistor on an insulating substrate by comprising a semiconductor layer by lamination of a thin semiconductor layer doped with impurity and a thick semiconductor layer an impurity concentration of which is lower than the thin semiconductor layer and of inverse conductive type.

CONSTITUTION: On an insulating substrate 5, a gate electrode 6, a gate insulating film 7, the first semiconductor layer 8, the second semiconductor layer 13, N+ amorphous Si layers 9 and 10 for source and drain contacts and source and drain electrodes 11 and 12 are formed. The layer 8 consists of N type amorphous Si or the like of 150Å thick or under and the layer 13 consists of non- doped amorphous Si of 1,000Å thick or above. The thin film transistor having a channel part of such structure can be formed on an insulating substrate and it is capable of flowing of a large on-state current and high-speed operation. Accordingly, it is possible to realize the circuit connection in which a display part and a drive circuit are formed on the same surface at low cost.



#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩ 日本国特許庁(JP)

⑩特許出顧公開

### ⑫ 公 開 特 許 公 報 (A)

昭60-160170

@Int\_Cl.4

識別記号

庁内整理番号

❸公開 昭和60年(1985)8月21日

H 01 L 29/78

8422-5F 8122-5F

審査請求 未請求 発明の数 1 (全4頁)

図発明の名称 薄膜トランジスタ

②特 願 昭59-15426

❷出 願 昭59(1984)1月31日

70発明者 山崎

佰 夫

東京都江東区亀戸6丁目31番1号 セイコー電子工業株式

会社内

の出 顔 人 セイコー電子工業株式

東京都江東区亀戸6丁目31番1号

会社

79代理人 弁理士最上 務

明 細 甞

1. 発明の名称 薄膜トランジスタ

#### 2.特許請求の範囲

(1) ゲート電極、ゲート絶縁膜、半導体層、ソース電極、ドレイン電極よりなり、半導体層は、厚さ150Å以下の不納物をドーブした第一の半導体層と、不納物濃度が上記第一の半導体層よりも少いかまたは逆の尊電型の厚さ1000Å以上の第二の半導体層が積層されていることを特徴とする、絶縁性基板上に形成された、電界効果型の薄膜トランジスタ。

(2)第一の半導体層と第二の半導体層は、非晶質 シリコンであることを特徴とする特許額求の範囲 第一項記載の海膜トランジスタ。

(3) 第一の半導体層と第二の半導体層は、微結晶化シリコンであることを特徴とする特許翻求の範囲第一項記憶の薄膜トランジスタ。

#### 3 . 発明の詳細な説明

本発明は、オン電流が大きくとれ、動作速度の 速い薄膜トランジスタの実現に関する。

近年、ガラスなどの絶縁性基板上に形成できる。 神殿トランスタの開発が各所で盛んであるスイクス 緑性基板上に、神殿トランスタからなるスイクス チ葉子をアレイ状に設力ですって、エレクトロラスを関して、西葉間のででする。 マッカが無く、高速動作が可能トランシスタない。 との表示を可能にする。海にでなって、カラスなどの数件が関する。 では、ガラスなどの変化には、カウスない。 では、ガラスなどの変化には、カウスでは、 では、ガラスなどの変化によるない。 では、ガラスなどの変化によるなに、 では、ガラスなどの変化によるなに、 では、ガラスなどの変化によるなに、 では、ガラスなどが有望とされている。

しかし、一方とれら非晶質シリコン膜で形成した薄膜トランジスタで得られる電界効果移動度は~0.11 al/V.8なので、10 V程度の動作電圧で10 - 4 A以上の電流を得られるトランジスタの実現は困難である。この為、動作周波数が数10 K B a 以上の回路を非晶質シリコンのトランジスタで

- (1) 回路接続の費用が安価にできない
- (2) 周辺回路の部分をコンパクトにできない
- (3) 奥装後の信頼性が劣るなどの欠点を持つていた。

非晶質シリコン 神順トランジスタ は、ガラス 基板上 に形成した、光などのセンサーとしても応用が期待されているが、この場合にも周辺回路との接続の問題は 袋示装置の事情と同様である。

本発明の目的は、動作速度の速い薄膜トランジ

スタを與現することにより、上記のどとき従来の 欠点を無くして、同一絶縁性恭板上に、 要示装置 あるいは、 センサーとそれらの周辺回路を同時に 殴ける手段を提供することである。

以下央施例に基づいて、図面により本発明を脱 明する。第1図回は、本発明の電界効果型の薄膜 ・トランジスタのチャンネル領域の断面での、フラ ットパンド状態のパンド構造を示す図である。第 1図(a)で、1はゲート電極金属、2はゲート絶録 膜、3は禁制帯巾m8、厚さ150m以下のヵ型 にドープされた第一の半導体層、4は3と同じ禁 制帯巾B8で、厚さ1000A以上の、不純物のド - ブ量が3よりも少い第二の半導体層である。 B c』、■Viはそれぞれ第一の半導体層3の伝導帯端 、価電子帯端のエネルギー。 Bo, , B▽,はそれぞ れ第二の半導体層の、伝導帯端、価電子帯端のェ ・ネルギーである。 BPOはゲート電極1のフエルミ レベル、B〃は半導体層3.4に共通したフェル ミレベルである。1のゲート電極金属の材料の一 例としては、スパック法、真空蒸煮法などで形成

されるアルミニウム、クロム、モリプテン特が用 いられっ 厚さは通常500~3000Åである。2の ゲート絶景膜は、スパッタ法、真空蒸煮法、ブラ ズマ□▼□法などで形成される。二酸化シリコン 、 열化シリコン等が用いられ、厚さは通常 500~ 3000~である。本発明の薄膜トランジスタはガ ラスなどの単結晶ではない絶線性基板上に形成さ れるので、3、および4の半導体質としては、ブラ ズマロ V D 法、光 O V D 法などで、 5 0 0 c 以下 の基板上に形成できる、非晶質あるいは微結晶化 半導体膜が用いられる。特に非晶質シリコンはブ ラズマ○▼D法、光○VD法などで形成すると、 禁制帯内の局在単位密度が10"/cm 4.7以下の良 好な半導体膜が得られることが知られているので 本発明に用いる半導体膜として通している。 微結 晶または非晶質シリコンは、リン、ポロン等の不 純物をドープすることによりヵ型にもP型にも導 電の型を変えられることが知られている。更にノ ントープの限は真性に近い半導体の性質が得られ ることも知られている。

次に、本発明の薄膜トランジスタの動作につい て説明する。第1図的は、第1図のの存膜トラン ジスタのゲート電極に正電圧を加えてオン状態と したときのパンド図を示す。半導体層3の伝導帯 に 誘起された電子は、 厚さ150 Å 以下の非常に 薄い領域に閉じ込められる。この為、半導体展 3 の厚ざ方向の電子の運動は量子化され、半導体層 3 の伝導帯の電子は二次元電子ガスとして振るま う。二次元電子ガスの状態密度は、伝導帯端では 0で、一定のエネルギームをだけ上の所から有限 の 0 で無い値をとり、二次元電子ガス化している い福合と比べ大きな自由電子密度を得る。更に、 非晶質物質中の伝導帯を流れる電子は伝導体から のエネルギー差が大きな程、不規則な原子配列に よるポテンシャルから受ける影響が小さくなり大 きなモビリテイ(>10 al/V.8ec)を有する。こ うして、 電子 凝度とモビリティーが大きな第1図 (6)のトランジスタは大きな電流を流せるので高速 で動作する。室温付近で二次元組子ガスが得られ る条件は、第1図(b)で△m+△mcが0 . 3 . V以

#### 特開幣60~160170(3)

上で、半導体層3の厚さが150 Å以下と薄い場合である。以上の説明のどとく本発明による、チャンネル部の構造を持つ薄膜トランジスタは、ゲート電圧の印加により、チャンネルのコンダクタンスを制御でき、かつ大きなオン電流が流せ、高速で動作する。以下具体的な構造で本発明の実施例を示す。

以上に記した本発明の薄膜トランジスタは、ガラスなどの絶縁性落板上に形成でき、高速の動作が可能なので、同一基板上に表示部と駆動回路を形成した、回路接続が安価で、コンパクト、信頼性の高いてクテイプマトリクス型表示装置や、同一基板上にセンサーと駆動回路を有するデバイスの実現を可能にした。

#### 4 . 図面の簡単な説明

第1 図 (a)、第1 図 (b) は本発明の実施例のバンド 構造を示す図、第2 図、第3 図は本発明の実施例 ,の断面構造を示す図である。

1 . . ゲート電極、 2 . . . ゲート絶縁層、 3 , 4 . . 半導体層、 5 . . ガラス 基板、 6 . . ゲート電極、 7 . . ゲート絶縁 膜、 8 . . 半導体層、 9 , 10 . . n + 層、 11 . . ソース 電極、 12 . . ドレイン電極、 13 . . 半導体層、 14 . . 絶録層、 15 . . ガラス 基板、 16 . . ゲート電極、 17 . . ゲート絶録層、 18 . . n + 層、 19 . . ソース電極、 20 . . ドレイン電極、 21 . . 半導体層、 22 . . . 絶録 層。

ズマロVD法、光ロVD法などで形成するととができ、水深、フツ架等を含んでいても良い。また非晶質でなく、 做結晶化シリコン (ブラズマロVD法等で形成した)を第1及び第2の半導体層としても良い。

第3図は、本発明の海膜トランジスタの他の契
施例の断面構造を示する。第3図で15ははゲートに極い、17ははゲートに極い、16はゲートに極い、17ははゲート絶縁線である。第3図で15はゲート絶縁線で第1の単海体層、19,20はそれでのようとがである。半導体層の近に、21は厚さ1000年の大きな場合とができる。半導体層の近に、22にはアイン部での抵抗を関づている。半導体層の近に、22にはアイン部での抵抗を関づている。半導体層のようとができる。半導体層とができる。とができるにとができる。とかできるにとができる。ままりたきな場合として多えることができる。第3図ので、△ 300 は、第1図(の)で、△ 300 がより大きな場合と

